光刻机巨头阿斯麦（ASML）连续发布多项重磅公告，宣布与台积电、三星电子及英特尔等晶圆代工厂商深化合作，共同推进下一代高数值孔径（High-NA）极紫外光刻（EUV）技术的应用落地，并正式启动一项行业合作计划，推动EUV光罩从目前的6英寸向12英寸升级，以破解日益严峻的大型AI芯片制造瓶颈。

AI芯片越做越大，光刻机却"装不下"

随着人工智能产业爆发式增长，英伟达等公司设计的数据中心AI芯片尺寸不断膨胀。以英伟达H100为例，其芯片裸片面积已达814平方毫米，逼近现有EUV光刻机约858平方毫米（26mm×33mm）的单次曝光面积极限。

目前广泛应用的EUV光刻机（NA 0.33）最大可制造面积约800平方毫米的芯片，而ASML即将推出的下一代High-NA EUV光刻机虽然能将数值孔径从0.33提升至0.55，实现更高分辨率的图案转移，制造出更为精细的芯片，但却因采用变形透镜导致X和Y方向缩小倍率不同，单次曝光的视场尺寸反而减半至约429平方毫米（26mm×16.5mm）。

这意味着一个尖锐的矛盾：AI算力竞赛需要"大芯片"，而更先进的光刻技术反而"做不了大芯片"。老一代EUV面积够用但精度不足，新一代High-NA精度更强但面积缩水——二者目前无法兼顾。

解决方案：从6英寸掩模版迈向12英寸

ASML与台积电宣布成立的行业合作计划，核心目标就是推动光罩（掩模版）从目前的6英寸×6英寸规格升级至6英寸×12英寸。更大尺寸的掩模版将允许在单张掩模版上刻画更复杂的电路图案，有望将High-NA EUV的视场恢复至26mm×33mm的完整水平，从而消除拼接限制、提高晶圆厂生产效率，并降低芯片制造成本。

这一转变涉及整个光罩生态系统的重大变更，包括光罩空白基板、沉积、刻蚀、检测、计量、清洗、光罩保护膜、光罩写入设备以及处理系统等环节均需相应调整。

明确的时间表

ASML公布了清晰的技术路线图：

2028年前：三星计划首次将High-NA EUV用于DRAM大规模生产

2030年起：台积电将在先进制程大规模生产中采用High-NA技术

2031年：建成12英寸光罩试产线（中试线），展示采用更大尺寸掩模版的试验生产线

2033年：推动12英寸High-NA EUV光刻系统进入先进制程大规模量产，使新技术具备全面量产能力

英特尔已率先"吃螃蟹"

在三大客户中，英特尔的推进速度最为激进。截至2026年9月，英特尔使用High-NA EUV设备累计处理的晶圆数量已突破100万片，超过行业其他所有用户的总和。英特尔已在Intel 18A工艺节点上利用High-NA EUV技术量产部分Panther Lake系列酷睿Ultra处理器，成为全球首家实现High-NA EUV逻辑芯片大规模出货的企业。

英特尔也正牵头推动行业转向更大的6×12英寸光罩，以从根本上解决视场缩小的问题。

行业影响与展望

ASML的这一系列布局，标志着半导体行业正在从"单点技术突破"转向"全链条协同创新"。12英寸光罩的推进不仅需要光刻机本身的改造，更需要掩模版制造商、检测设备商、光刻胶供应商等整个产业链的同步升级。

对于英伟达等AI芯片设计公司而言，这项技术的成熟将意味着未来可以在单颗芯片上集成更多的计算核心和缓存，不再受限于光刻面积瓶颈，从而为下一代AI和高性能计算芯片提供更强大的制造基础。