ASML透露：3nm工艺所需的光罩数量将增至20层以上
AVA 2020-11-04 10:37
台积电和三星作为全球领先的晶圆代工企业，目前均已经进入了3nm制程研发阶段，半导体设备供应商ASML透露，3nm工艺的光罩数量将增加至20层以上。
此前，有消息称台积电的5nm工艺所需的光罩数量为14层。事实上，随着工艺节点的不断缩小，所需的光罩层数是逐渐增加的。
业内人士预估，当3nm制程与5nm制程芯片在晶体管数量相同的情况下，功率可提升15%，功耗则陡降30%。
台积电和三星作为全球领先的晶圆代工企业，目前均已经进入了3nm制程研发阶段，半导体设备供应商ASML透露，3nm工艺的光罩数量将增加至20层以上。
此前，有消息称台积电的5nm工艺所需的光罩数量为14层。事实上，随着工艺节点的不断缩小，所需的光罩层数是逐渐增加的。
业内人士预估，当3nm制程与5nm制程芯片在晶体管数量相同的情况下，功率可提升15%，功耗则陡降30%。
