美国近日升级对中国出口管制，据CFM闪存市场梳理，在BIS发布的具体文件中，对于存储芯片部分更新与增加了对DRAM的限制，删除此前“18nm及以下节点”的描述，进一步细化到针对存储单位面积以及存储密度上的管控，阻断中国企业通过更紧凑的存储单元架构以及三维堆叠DRAM的方式来生产更高存储密度更先进的DRAM。

具体表述如下，

对于EAR的第734和744部分，“先进节点集成电路(先进节点IC)”包括符合以下任何标准的集成电路：

(1) 使用非平面晶体管架构或生产技术节点为16/14nm或更小的逻辑集成电路；

(2) 具有128层或更多层的NAND Flash；

(3) 具有以下特征的DRAM：

(i) 存储芯片单元面积小于0.0019 µm2；或 (ii) 存储芯片密度大于每平方毫米0.288 Gb。

“存储芯片密度”是指包含DRAM的封装或堆栈的容量（以GB为单位）除以封装或堆栈的占用面积（以平方毫米为单位）。如果堆栈包含在封装中，则使用封装的面积。单元面积定义为wordline*bitline（同时考虑晶体管和电容器尺寸）。

针对DRAM，删除了使用“18nm或更小”的生产技术节点的标准，并重新添加了两个不同的标准。当满足这两个标准中的任何一个时，该商品将被视为DRAM，以符合此定义。其原因是18nm的定义允许制造设施通过使用更紧凑的存储单元架构以及在三维中堆叠DRAM来显著提高存储密度，而无需满足定义，从而避免被管控。IFR中的定义使用存储密度和存储单元面积标准，该标准既囊括了存储单元小型化方面的进步，也包含HBM和其他DRAM，这些可通过垂直堆叠DRAM层以实现更高的密度而不减小half-pitch。