继今年3月三星电子存储器业务开发副总裁Hwang Sang-jun的初步表态后，三星晶圆代工业务技术开发负责人Gu Ja-heum近日进一步确认，公司计划在下一代 HBM5 世代正式导入 2nm 工艺的基础裸片。

此次工艺升级旨在实现性能与能效的双重突破。据Gu Ja-heum透露，HBM5 的运行速率预计将较 HBM4E 提升 50% 以上。为此，2nm 基础裸片将支持更高密度的硅通孔（TSV）设计，以满足行业对超高带宽的需求。

三星在 HBM4 和 HBM4E 上均采用了 4nm 基础裸片，但两者在技术细节上有所区分。在 HBM4E 中，三星充分发挥了 4nm 节点的灵活性优势，通过应用高密度、超高性能器件实现了 14+ Gbps 的高速运行；同时，更优的金属层排列不仅降低了功耗，还进一步优化了散热路径。如今向 2nm 节点的跨越，则标志着三星正进一步将基础裸片作为提升 HBM 整体性能与能效的核心战场。