HBM4E开发显著提速，核心良率指标迈入稳定区间

继今年2月率先实现第六代HBM4内存的量产出货后，三星电子在更先进的HBM4E开发上再显锋芒。公司已于5月底向主要客户发送了HBM4E 12层产品的样品，并公开了详细技术规格。根据规划，HBM4将率先搭载于英伟达下半年推出的“Vera Rubin”AI加速器，而性能更优的HBM4E则已锁定下一代产品“Vera Rubin Ultra”等。

据报道，三星电子首席技术官兼半导体研究所所长Song Jae Hyuk近期在内部会议上透露，HBM4E的可靠性测试良率已提升至70%以上。尽管距离业界公认的80%“成熟良率”门槛尚有一步之遥，但考虑到产品仍处于开发测试阶段，这一数据被普遍解读为HBM4E正朝量产条件加速收敛的积极信号，标志着开发进程已进入稳定区间。

下一代DRAM工艺持续推进，D1d剑指11月量产认证

Song Jae-hyuk还表示，下一代10纳米级第七代DRAM工艺（D1d）在技术竞争力上已实现对竞争对手的领先，并确立了明确的时间计划——目标在今年11月取得生产准备认证（PRA）。PRA作为产品量产前的最后一道内部质量关卡，将综合验证良率、性能与生产效率，通过即意味着工艺可正式转入量产体制。

D1d工艺的战略价值远不止于DRAM本身。三星已计划将从第八代HBM5开始全面引入该工艺。业界普遍认为，D1d的顺利推进不仅关乎当下DRAM产品的竞争力，更将对下一代DRAM及HBM5后续产品的整体性能、成本与供应能力产生决定性的连锁正向效应。