固态技术协会（简称JEDEC）宣布发布两项支持 Compute Express Link (CXL) 技术的新标准。新增标准完善了四项标准的综合系列，为行业提供了无与伦比的灵活性，以开发各种 CXL 内存产品。

其中，JESD319：JEDEC 内存控制器标准 - 用于 Compute Express Link (CXL)，定义了 CXL 内存控制器 ASIC 的总体规格、接口参数、信令协议和功能。关键方面包括引脚排列参考信息和功能描述，其中包括 CXL 接口、内存控制器、内存 RAS、元数据、时钟、复位、性能和控制器配置要求。JESD319 专注于基于 CXL 3.1 的直接连接内存扩展应用程序，提供标准化功能基准，同时允许进行额外的创新和定制。

JESD325：JEDEC 内存设备管理标准 - 用于 Compute Express Link (CXL) 为 CXL 内存设备中的系统和设备管理功能提供了参考规范。它针对基于 PCIe Gen 5 的现场可更换 CXL 内存设备，并符合 CXL 2.0 规范或更高版本。涵盖的关键主题包括：

· 管理接口要求（物理层、传输层和协议层）

· 安全要求（签名和哈希算法、安全启动、安全固件更新、SPDM）

· 管理传感器和控件的要求

· 热管理要求

· FRU 重要产品数据内容要求

在发布上述两种标准前，JEDEC还发布过关于CXL的其他标准，如：JESD317A：JEDEC 内存模块参考基础标准和 JESD405-1B：JEDEC 内存模块标签。