资讯中心

返回 主页

内容开始

台积电披露HBM4制造新细节

AVA 2024-05-20 11:53

台积电在2024年欧洲技术研讨会上宣布,将使用改良版的N12FFC+和N5制程技术生产HBM4基础芯片,旨在提升性能和功耗效率。

其中,N12FFC+制程非常适合实现 HBM4 性能,使内存供应商能够构建 12-Hi(48 GB) 和 16-Hi 堆栈(64 GB),每堆栈带宽超过 2 TB/秒。N12FFC+ 上的 HBM4 基础芯片将有助于使用台积电的 CoWoS-L 或 CoWoS-R 先进封装技术构建系统级封装 (SiP),该技术可为内插件提供高达 8 倍网纹尺寸的空间,足以容纳多达 12 个 HBM4 存储器堆栈。

此外,存储厂商还可选择台积电 N5 工艺来生产 HBM4 基础芯片。采用 N5工艺的基础芯片将包含更多的逻辑,功耗更低,性能更高。N5制程技术将使HBM4能够实现更小的互连间距和更高的内存性能,尤其适用于AI和高性能计算(HPC)芯片。

截止目前,SK海力士已确认与台积电在下一代高带宽存储器(HBM)的量产上合作。其中,台积电负责HBM4基础芯片的半导体前端工艺(FEOL)、硅通孔(TSV)形成、BEOL等,而从晶圆测试到HBM组装、已知良好堆叠芯片(KGSD)测试等后续工艺则在SK海力士自家的后端工艺工厂进行。

更多资讯

top

深圳市闪存市场资讯有限公司 客服
Copyright©2008-2024 CFM闪存市场 版权所有

恐慌性抛售阶段已过!存储现货市场询单动作增加 打开APP